244795US2RD Docket No. 14 ED STAFES PATENT AND TRADEMARK OFFICE IN THE IN RE APPLICATION OF: Minoru AMANO, et al. GAU: SERIAL NO: 10/696,000 **EXAMINER:** FILED: October 30, 2003 MAGNETO-RESISTANCE EFFECT ELEMENT AND MAGNETIC MEMORY FOR: REQUEST FOR PRIORITY COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313 SIR: ☐ Full benefit of the filing date of U.S. Application Serial Number , is claimed pursuant to the , filed provisions of 35 U.S.C. §120. ☐ Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. Application No. **Date Filed** §119(e): Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below. In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority: APPLICATION NUMBER COUNTRY MONTH/DAY/YEAR October 31, 2002 **JAPAN** Certified copies of the corresponding Convention Application(s) are submitted herewith will be submitted prior to payment of the Final Fee were filed in prior application Serial No. were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. ☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and ☐ (B) Application Serial No.(s) are submitted herewith will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No. 24,913

Surinder Sachar Registration No. 34,423

Customer Number

Fax. (703) 413-2220 (OSMMN 05/03)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年10月31日

出願番号 Application Number:

特願2002-318965

[ST. 10/C]:

Applicant(s):

[JP2002-318965]

出 願 人

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2003年 9月25日





1 5

【書類名】

特許願

【整理番号】

13792801

【提出日】

平成14年10月31日

【あて先】

特許庁長官殿

【国際特許分類】

G11B 5/02

【発明の名称】

磁気抵抗効果素子および磁気メモリ

【請求項の数】

16

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

研究開発センター内

【氏名】

天 野 実

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

研究開発センター内

【氏名】

岸 達也

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

研究開発センター内

【氏名】

池川純夫

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

研究開発センター内

【氏名】

斉 藤 好 昭

【特許出願人】

【識別番号】

000003078

【住所又は居所】 東京都港区芝浦一丁目1番1号

【氏名又は名称】 株式会社 東 芝

【代理人】

【識別番号】

100075812

【弁理士】

【氏名又は名称】 賢 次 吉 武

【選任した代理人】

【識別番号】

100088889

【弁理士】

英 【氏名又は名称】 橘 谷 俊

【選任した代理人】

【識別番号】

100082991

【弁理士】

【氏名又は名称】 佐 藤 泰 和

【選任した代理人】

【識別番号】

100096921

【弁理士】

【氏名又は名称】 吉 元

弘

【選任した代理人】

【識別番号】

100103263

【弁理士】

【氏名又は名称】 川

崎

康

【手数料の表示】

【予納台帳番号】

087654

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

1

【書類名】 明細書

【発明の名称】 磁気抵抗効果素子および磁気メモリ

【特許請求の範囲】

【請求項1】

少なくとも1つの書き込み配線と、前記書き込み配線の外周の少なくとも一部に設けられ、前記書き込み配線に電流を流すことにより磁化方向が反転可能な強磁性体からなる少なくとも1つのデータ記憶部と、前記データ記憶部近傍に設置され、前記データ記憶部の磁化の向きを感知する磁気抵抗効果素子とを有するメモリセルを備えていることを特徴とする磁気メモリ。

【請求項2】

各メモリセルは、前記書き込み配線にソース・ドレインの一方が接続される書き込み選択トランジスタを備えていることを特徴とする請求項1記載の磁気メモリ。

【請求項3】

前記データ記憶部が前記書き込み配線の外周の少なくとも3方向を囲むように 設けられ、残る1方向に前記磁気抵抗効果素子が設置され、前記データ記憶部の 磁化の向きが前記書き込み配線の外周方向に略平行であり、前記データ記憶部の 両端に現れた磁化の向きが前記磁気抵抗効果素子により感知される請求項1また は2記載の磁気メモリ。

【請求項4】

前記データ記憶部が前記書き込み配線の外周の4方向を囲むように設けられ、 このうちの1方向に前記磁気抵抗効果素子が設置され、前記データ記憶部と前記 磁気抵抗効果素子の磁化自由層とが磁気的に結合していることを特徴とする請求 項1または2記載の磁気メモリ。

【請求項5】

前記データ記憶部と前記磁気抵抗効果素子の磁化自由層とが直接接していることを特徴とする請求項1乃至4のいずれかに記載の磁気メモリ。

【請求項6】

複数の共用ビット線と、各共用ビット線からメモリセルごとに枝分かれしたセ

ルビット線とを備え、このセルビット線の外周の少なくとも一部に前記データ記憶部が設けられ、このデータ記憶部近傍に前記磁気抵抗効果素子が設置され、前記セルビット線が前記書き込み配線として機能することを特徴とする請求項1乃至5のいずれかに記載の磁気メモリ。

【請求項7】

前記磁気抵抗効果素子の近傍に設けられ、前記データ記憶部の磁化の向きの感知をアシストするセンスアシスト線を備えていることを特徴とする請求項1乃至6のいずれかに記載の磁気メモリ。

【請求項8】

前記データ記憶部の近傍に前記セルビット線と略直交するように設けられ、前 記データ記憶部の磁化の向きに直交する方向に磁場を発生するライトアシスト線 を備えていることを特徴とする請求項6記載の磁気メモリ。

【請求項9】

前記セルビット線は、対応する前記共用ビット線から枝分かれした第1配線部と、絶縁膜を介して前記磁気抵抗効果素子の側部に沿って設けられ一端が前記第1配線部に接続する第2配線部と、一端が前記第2配線部の他端に接続され前記磁気抵抗効果素子を挟んで前記前記第1配線部と略平行に設けられる第3配線部とを有し、前記磁気抵抗効果素子は前記第1配線部または前記第3配線部の一方に電気的に接続され、前記データ記憶部は、前記第1配線部の外周部に設けられた第1記憶部と、前記第3配線部の外周部に設けられた第2記憶部とを有し、前記第1記憶部近傍かつ前記第2記憶部近傍に前記磁気抵抗効果素子が設置されていることを特徴とする請求項6記載の磁気メモリ。

【請求項10】

第1および第2磁気抵抗効果素子を有し、前記セルビット線は、対応する前記 共用ビット線から枝分かれし、前記第1磁気抵抗効果素子が電気的に接続する第 1配線部と、絶縁膜を介して前記磁気抵抗効果素子の側部に沿って設けられ一端 が前記第1配線部に接続する第2配線部と、一端が前記第2配線部の他端に接続 され前記第1配線部と略平行に設けられ前記第2磁気抵抗効果素子が電気的に接 続される第3配線部とを有し、前記データ記憶部は、前記第1配線部の外周部に 設けられた第1記憶部と、前記第3配線部の外周部に設けられた第2記憶部とを有し、前記第1記憶部近傍に前記第1磁気抵抗効果素子が設置され、前記第2期 億部近傍に前記第2磁気抵抗効果素子が設置されていることを特徴とする請求項 6記載の磁気メモリ。

【請求項11】

前記第1および第2磁気抵抗効果素子の出力を差動で読み出す差動アンプを備 えたことを特徴とする請求項10記載の磁気メモリ。

【請求項12】

各メモリセルには第1および第2共用ビット線が対応付けられ、前記セルビット線は、前記第1共用ビット線から枝分かれし、前記磁気抵抗効果素子が電気的に接続する第1配線部と、前記第2共用ビット線から枝分かれし、前記磁気抵抗.効果素子を挟んで前記第1配線部に略平行に設けられる部分を有する第2配線部とを有し、前記データ記憶部は、前記第1配線部の外周部に設けられた第1記憶部と、前記第2配線部の外周部に設けられた第2記憶部とを有し、前記第1記憶部近傍かつ前記第2記憶部近傍に前記磁気抵抗効果素子が設置され、前記磁気抵抗効果素子は、磁化が固定された磁化固着層と、前記第1記憶部および前記第2記憶部の磁化の向きを感知する磁化自由層とを有し、前記磁化固着層と前記磁化自由層の磁化容易軸方向が略直交していることを特徴とする請求項6記載の磁気メモリ。

【請求項13】

書き込み配線の外周を被覆し、前記書き込み配線に電流を流すことにより磁化 方向が反転可能な強磁性体からなる少なくとも1つの磁化自由層と、前記磁化自 由層に接して設置されたトンネルバリア層、前記トンネルバリア層に接する磁化 固着層、前記磁化固着層に接する反強磁性層を有する積層膜とを備えていること を特徴とする磁気抵抗効果素子。

【請求項14】

書き込み配線の外周を被覆し、前記書き込み配線に電流を流すことにより磁化 方向が反転可能な強磁性体からなる少なくとも1つの磁化自由層と、前記磁化自 由層上に接して設置された第1のトンネルバリア層、第1のトンネルバリア層に 接する第1の磁化固着層、および第1の磁化固着層に接する第1の反強磁性層を有する第1積層膜と、前記磁化自由層下に接して設置された第2のトンネルバリア層、第2のトンネルバリア層に接する第2の磁化固着層、および第2の磁化固着層に接する第2の反強磁性層を有する第2積層膜とを備えていることを特徴とする磁気抵抗効果素子。

【請求項15】

前記第1および第2の磁化固着層の一方が、第1強磁性層、この第1強磁性層に接する非磁性層、および前記非磁性層に接する第2強磁性層を備えていることを特徴とする請求項14記載の磁気抵抗効果素子。

【請求項16】

複数のメモリセルを有し、各メモリセルが請求項13乃至15のいずれかに記載の磁気抵抗効果素子と、を有していることを特徴とする磁気メモリ。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1\]$

【発明の属する技術分野】

本発明は、磁気抵抗効果素子および磁気メモリに関する。

 $[0\ 0\ 0\ 2\]$

【従来の技術】

磁気ランダムアクセスメモリ(以下、MRAMとも云う)とは、情報を記憶するメモリセル部に磁気抵抗効果を持つ磁気抵抗効果素子を用いたメモリ装置で、高速動作、大容量、不揮発性を特徴とする次世代メモリ装置として注目されている。磁気抵抗効果とは、強磁性体に磁場を印加すると強磁性体の磁化の向きに応じて電気抵抗が変化する現象である。こうした強磁性体の磁化の向きを情報の記録に用い、それに対応する電気抵抗の大小で情報を読み出すことによりメモリ装置として動作させることができる。

$[0\ 0\ 0\ 3]$

近年、2つの強磁性層の間にトンネルバリア層と呼ばれる絶縁層を挿入したサンドイッチ構造を含む強磁性トンネル接合において、トンネル磁気抵抗効果(以下、TMR効果とも云う)により20%以上の磁気抵抗変化率(MR比)が得ら

れるようになったことをきっかけとして、トンネル磁気効果を利用した強磁性トンネル接合磁気抵抗効果素子(以下、TMR素子とも云う)を用いたMRAMが期待と注目を集めている。

[0004]

MRAMのメモリセルにTMR素子を用いる場合、トンネルバリア層を挟むこつの強磁性層のうち、一方の強磁性層を磁化の向きが変化しないように固定した磁化固着層(または基準層とも云う)とし、もう一方の強磁性層を外部磁界に応じて磁化の向きが反転する磁化自由層(または記憶層とも云う)とする。基準層と記憶層の磁化の向きが平行な状態と反平行な状態を2進情報の "0"と"1"に対応付けることで情報を記憶することができる。記録情報の書き込みは、TMR素子近傍に設けられた書き込み配線に電流を流して発生する誘導磁場により記憶層の磁化の向きを反転させることにより行う。

[0005]

また、記録情報の読み出しは、TMR効果による抵抗変化分を検出することにより行う。従って記憶層にはTMR効果による抵抗変化率(MR比)が大きく、磁化反転に必要な磁場すなわちスイッチング磁場が小さいほうが好ましい。

[0006]

一方、基準層の磁化は反転しにくくなるように磁化の向きを固定することが必要であり、そのためには、強磁性層に接するように反強磁性層を設けて交換結合力により磁化反転を起こりにくくするという方法が用いられ、このような構造はスピンバルブ型構造と呼ばれている。この構造において基準層の磁化の向きは磁場を印加しながら熱処理すること(磁化固着アニール)により決定される。

[0007]

上述したように、図21(a)に示すように、TMR素子3の記憶層3cの磁化反転は、書き込み配線80に流した電流による誘導磁場を用いるため、記憶層3cのスイッチング磁場が大きいと書き込み配線に流す電流が大きくなり、消費電力が大きくなるという問題がある。これを解決するために、図21(b)に示すように書き込み配線80を軟磁性材料82で被覆し、書き込み配線80から発生した誘導磁場をTMR素子3の近傍で強めるというヨーク付き配線が提案され

ている。なお、図21(a)、(b)において、TMR素子3は、基準層3a、トンネルバリア層3b、および記憶層3cから構成されている。

[0008]

書き込み配線の周囲に高透磁率材料からなる薄膜(ヨーク)を設けたMRAMが提案されている(例えば、特許文献1、および特許文献2参照)。

[0009]

【特許文献1】

米国特許第5,659,499号明細書

【特許文献2】

特開2002-110938号公報

[0010]

【発明が解決しようとする課題】

このように、書き込み配線をヨークで被覆する構造により、数倍の磁場が発生することが可能となる。しかし、この付加したヨークに発生する残留磁化等によりTMR素子の記憶層の記憶状態が不安定になるといった問題がある。

$[0\ 0\ 1\ 1]$

本発明は、上記事情を考慮してなされたものであって、記憶状態が安定な磁気抵抗効果素子および磁気メモリを提供することを目的とする。

$[0\ 0\ 1\ 2\]$

【課題を解決するための手段】

本発明の第1の態様による磁気メモリは、少なくとも1つの書き込み配線と、 前記書き込み配線の外周の少なくとも一部に設けられ、前記書き込み配線に電流 を流すことにより磁化方向が反転可能な強磁性体からなる少なくとも1つのデー 夕記憶部と、前記データ記憶部近傍に設置され、前記データ記憶部の磁化の向き を感知する磁気抵抗効果素子とを有するメモリセルを備えていることを特徴とす る。ここでデータ記憶部近傍とは、データ記憶部の磁化の向きを磁気抵抗効果素 子が読み出すことのできる範囲を示す。

[0013]

なお、各メモリセルは、前記書き込み配線にソース・ドレインの一方が接続さ

れる書き込み選択トランジスタを備えていても良い。

[0014]

なお、前記データ記憶部が前記書き込み配線の外周の少なくとも3方向を囲むように設けられ、残る1方向に前記磁気抵抗効果素子が設置され、前記データ記憶部の磁化の向きが前記書き込み配線の外周方向に略平行であり、前記データ記憶部の両端に現れた磁化の向きが前記磁気抵抗効果素子により感知されるように構成しても良い。

[0015]

なお、前記データ記憶部が前記書き込み配線の外周の4方向を囲むように設けられ、このうちの1方向に前記磁気抵抗効果素子が設置され、前記データ記憶部と前記磁気抵抗効果素子の磁化自由層とが磁気的に結合しているように構成しても良い。

[0016]

なお、前記データ記憶部と前記磁気抵抗効果素子の磁化自由層とが直接接しているように構成しても良い。

$[0\ 0\ 1\ 7]$

なお、複数の共用ビット線と、各共用ビット線からメモリセルごとに枝分かれ したセルビット線とを備え、このセルビット線の外周の少なくとも一部に前記データ記憶部が設けられ、このデータ記憶部近傍に前記磁気抵抗効果素子が設置され、前記セルビット線が前記書き込み配線として機能するように構成しても良い

[0018]

なお、前記磁気抵抗効果素子の近傍に設けられ、前記データ記憶部の磁化の向きの感知をアシストするセンスアシスト線を備えるように構成しても良い。

[0019]

なお、前記データ記憶部の近傍に前記セルビット線と略直交するように設けられ、前記データ記憶部の磁化の向きに直交する方向に磁場を発生するライトアシスト線を備えるように構成しても良い。

なお、前記セルビット線は、対応する前記共用ビット線から枝分かれした第1

配線部と、絶縁膜を介して前記磁気抵抗効果素子の側部に沿って設けられ一端が 前記第1配線部に接続する第2配線部と、一端が前記第2配線部の他端に接続さ れ前記磁気抵抗効果素子を挟んで前記前記第1配線部と略平行に設けられる第3 配線部とを有し、前記磁気抵抗効果素子は前記第1配線部または前記第3配線部 の一方に電気的に接続され、前記データ記憶部は、前記第1配線部の外周部に設 けられた第1記憶部と、前記第3配線部の外周部に設けられた第2記憶部とを有 し、前記第1記憶部近傍および前記第2記憶部近傍に前記磁気抵抗効果素子が設 置されているように構成しても良い。

[0020]

なお、第1および第2磁気抵抗効果素子を有し、前記セルビット線は、対応する前記共用ビット線から枝分かれし、前記第1磁気抵抗効果素子が電気的に接続する第1配線部と、絶縁膜を介して前記磁気抵抗効果素子の側部に沿って設けられ一端が前記第1配線部に接続する第2配線部と、一端が前記第2配線部の他端に接続され前記第1配線部と略平行に設けられ前記第2磁気抵抗効果素子が電気的に接続される第3配線部とを有し、前記データ記憶部は、前記第1配線部の外周部に設けられた第1記憶部と、前記第3配線部の外周部に設けられた第2記憶部とを有し、前記第1記憶部近傍に前記第1磁気抵抗効果素子が設置され、前記第2記憶部近傍に前記第2磁気抵抗効果素子が設置されているように構成しても良い。

[0021]

なお、前記第1および第2磁気抵抗効果素子の出力を差動で読み出す差動アンプを備えるように構成しても良い。

[0022]

なお、各メモリセルには第1および第2共用ビット線が対応付けられ、前記セルビット線は、前記第1共用ビット線から枝分かれし、前記磁気抵抗効果素子が電気的に接続する第1配線部と、前記第2共用ビット線から枝分かれし、前記磁気抵抗効果素子を挟んで前記第1配線部に略平行に設けられる部分を有する第2配線部とを有し、前記データ記憶部は、前記第1配線部の外周部に設けられた第1記憶部と、前記第2配線部の外周部に設けられた第2記憶部とを有し、前記第

1記憶部近傍かつ前記第2記憶部近傍に前記磁気抵抗効果素子が設置され、前記磁気抵抗効果素子は、磁化が固定された磁化固着層と、前記第1記憶部および前記第2記憶部の磁化の向きを感知する磁化自由層とを有し、前記磁化固着層と前記磁化自由層の磁化容易軸方向が略直交しているように構成しても良い。

[0023]

また、本発明の第2の態様による磁気抵抗効果素子は、書き込み配線の外周を被覆し、前記書き込み配線に電流を流すことにより磁化方向が反転可能な強磁性体からなる少なくとも1つの磁化自由層と、前記磁化自由層に接して設置されたトンネルバリア層、前記トンネルバリア層に接する磁化固着層、前記磁化固着層に接する反強磁性層を有する積層膜とを備えていることを特徴とする。

[0024]

また、本発明の第3の態様による磁気抵抗効果素子は、書き込み配線の外周を被覆し、前記書き込み配線に電流を流すことにより磁化方向が反転可能な強磁性体からなる少なくとも1つの磁化自由層と、前記磁化自由層上に接して設置された第1のトンネルバリア層、第1のトンネルバリア層に接する第1の磁化固着層、および第1の磁化固着層に接する第1の反強磁性層を有する第1積層膜と、前記磁化自由層下に接して設置された第2のトンネルバリア層、第2のトンネルバリア層に接する第2の磁化固着層、および第2の磁化固着層に接する第2の反強磁性層を有する第2積層膜とを備えていることを特徴とする磁気抵抗効果素子。

[0025]

なお、前記第1および第2の磁化固着層の一方が、第1強磁性層、この第1強 磁性層に接する非磁性層、および前記非磁性層に接する第2強磁性層を備えるように構成しても良い。

また、本発明の第4の態様による磁気メモリは、複数のメモリセルを有し、各 メモリセルが上記記載の磁気抵抗効果素子と、を有していることを特徴とする。

[0026]

【発明の実施の形態】

本発明の実施形態による磁気メモリを説明する前に、各実施形態による磁気メモリに用いられるメモリセルの基本的な構成および動作原理について図1(a)

、(b)を参照して説明する。

[0027]

各実施形態による磁気メモリは、複数のメモリセルを有している。そして、各メモリセルには、図1(a)、(b)に示すように、書き込み配線となるセルビット線2と、このセルビット線2の外周の一部分を被覆する強磁性材料からなりセルビット線2の外周方向に磁化されているデータ記憶部4と、このデータ記憶部4の近傍に設けられデータ記憶部4の磁化の向きを感知する磁気センサ3とを備えている。セルビット線2は、後述する共用ビット線BLから枝分かれするように形成される。

[0028]

データ記憶部4は、セルビット線2を流れる電流によって誘導される磁場によって磁化が反転する。すなわち、データ記憶部4の磁化の向きはセルビット線2に流す電流の向きにより決まる。セルビット線2に流す電流を零にしても、データ記憶部4にはセルビット線2の外周方向の磁化が残留する。データ記憶部4に残留した磁化の向きを2進情報"0"と"1"に対応付ける。例えば、図1(a)に示す残留磁化の向きを2進情報の"0"に、図1(b)に示す残留磁化の向きを2進情報の"1"に対応付ける。このような対応を付ければ、セルビット線2に流す電流の向きに応じたデータがデータ記憶部4に書き込まれる。そして、データ記憶部4の残留した磁化の向きを、近傍に設けた磁気センサ3で読み出すことによってデータ記憶部4に記憶されたデータが読み出される。

[0029]

磁気センサ3には、例えば、強磁性トンネル接合磁気抵抗効果素子(以下、TMR素子とも云う)が用いられる。このTMR素子3は、磁化が固着された磁化固着層3aと、トンネルバリア層3bと、磁化自由層3cとを備えている。磁化自由層3cは、データ記憶部4の磁化の方向に応じた磁化の向きを有する。そして、磁化固着層3aと磁化自由層3cとの磁化の向きに応じてTMR素子3の抵抗が変化するので、このTMR素子3によってデータ記憶部4の磁化の向き、すなわちデータ記憶部4に記憶されたデータを感知できる。このとき、磁化自由層3cの磁化容易軸方向とデータ記憶部4の磁化容易軸方向とは平行であっても平

行でなくても構わない。

[0030]

なお、後述するように、各メモリセルには、個別書き込みのための書き込み選択トランジスタが設けられている。

[0031]

このようなメモリセルを有する磁気メモリは、セルビット線2から発生した磁場が有効にデータ記憶部4に掛かるため、スイッチング電流が小さい。また、メモリセルのデータ記憶部4にデータを書き込むための書き込み配線はセルビット線2のみである。このため、ビット線とワード線の両方に書き込み電流を流すことが必要である従来の磁気メモリに比べて、消費電力を低減することができる。またメモリセル毎に個別書き込みが可能となるのでスイッチング特性のばらつきの影響が小さくなる。また、データ記憶部4の体積を大きく形状異方性も大きくすることが可能となるためデータ保持状態が安定する。

[0032]

次に、本発明の各実施形態による磁気メモリに用いられるメモリセルの構成について図2乃至図8を参照して説明する。メモリセルとしては、図2(a)に示すように磁気センサ3がデータ記憶部4の下側に設けられたボトムセンサ型と、図2(b)に示すように磁気センサ3がデータ記憶部4の上側に設けられたトップセンサ型の2種類がある。ボトムセンサ型およびトップセンサ型のいずれにおいても、データ記憶部4が書き込み配線2の3方向の面を被覆しており、残る1方向の面に例えばTMR素子からなる磁気センサ3が設置されている。

[0033]

本発明の各実施形態においては、データ記憶部 4 に用いる材料は、Co、Ni、Fe のうち少なくとも 1 つを含む強磁性材料で、透磁率が大きくかつ残留磁化が大きいことが好ましい。より詳しくは、Ni-Fe合金、Co-Fe-Ni合金、以下の化学式で表されるアモルファス磁性材料または、微結晶強磁性材料; Co-Fe-AA, Co-Fe-AA-AA2, Fe-AA-AA2, Co-AA-AA2, Fe-Cu-AA-AA2, Co-Fe-Ni-AAから選ばれる少なくとも 1 種の元素からなる。ここで、AA, AA2はB, Si, Ge, Zr, Nb, P, Mo, Ta, N, C, Cr, Ti, Al, W, V, 希土類を表す。

[0034]

磁気センサ3としては、ボトムピン型TMR素子を使う場合と、トップピン型TMR素子を用いる場合と、2重のトンネル接合を有する2重接合型TMR素子を使う場合がある。いずれの場合も書き込み配線2と磁気抵抗効果素子3とが電気的に接続し、書き込み配線2が読み出し時のビット線となる。

[0035]

ボトムピン型は、図2(a)に示すように、磁化固着層(ピン層とも云う)3 aが底に形成され、この磁化固着層3 a上にトンネルバリア層3 bが形成され、 このトンネルバリア層3 b上にセンサ層となる磁化自由層(センサ層とも云う) 3 cが形成され、この磁化自由層3 c上にコンタクト層5が形成され、このコンタクト層5上に書き込み配線となるセルビット線2が形成されている。そして、このセルビット線2のコンタクト層5に接している面を除く3面をデータ記憶部4が被覆している。

[0036]

トップピン型は、図2(b)に示すように、セルビット線2の底面および側面を覆うようにデータ記憶部4が形成され、セルビット線2の上面にバッファ層6が形成され、このバッファ層6上にセンサ層となる磁化自由層(センサ層)3 cが形成され、この磁化自由層3 c上にトンネルバリア層3 bが形成され、このトンネルバリア層3 b上に磁化固着層(ピン層)3 aが形成された構成となっている。

[0037]

ボトムセンサ型では、センサ層3cがデータ記憶部4に近くなるボトムピン型 TMR素子が好ましい。トップセンサ型ではセンサ層3cがデータ記憶部4に近 くなるトップピン型TMR素子3が好ましい。2重接合型TMR素子は、ボトム センサ型、トップセンサ型のいずれに用いてもセンス感度がやや落ちるが、出力 が大きくなる。

[0038]

ボトムピン型TMR素子の一具体例を図3に示す。この図3に示すボトム型TMR素子は、Taからなるバッファ層6、NiFeCrからなる膜厚5nmのシ

ード層 3 e、 P t M n からなる膜厚 1 2 n m の反強磁性層 3 d、 C o F e からなる膜厚 2 n m の磁化固着層(ピン層) 3 a、 A l O x からなる膜厚 1. 2 n m のトンネルバリア層 3 b、 N i F e からなる膜厚 5 n m の磁化自由層(センサ層) 3 c、および T a からなる膜厚 5 0 n m のコンタクト層 5 が順次形成された構成となっている。

[0039]

トップピン型TMR素子の一具体例を図4に示す。この図4に示すトップピン型TMR素子は、Taからなるバッファ層6、Cuからなる膜厚5nmのシード層3e、NiFeからなる膜厚5nmの磁化自由層(センサ層)3c、AlOxからなる膜厚1.2nmのトンネルバリア層3b、CoFeからなる膜厚2nmの磁化固着層(ピン層)3a、PtMnからなる膜厚12nmの反強磁性層3d、およびTaからなる膜厚50nmのコンタクト層5が順次形成された構成となっている。

[0040]

2重接合型TMR素子の一具体例を図5に示す。この図5に示す2重接合型TMR素子は、Taからなるバッファ層6、Ruからなる膜厚5nmのシード層3e、IrMnからなる膜厚10nmの反強磁性層3d2、CoFeからなる膜厚2nmの磁化固着層(ピン層)3a2、AlOxからなる膜厚1nmのトンネルバリア層3b2、NiFeCoからなる膜厚2nmの磁化自由層(センサ層)3c、AlOxからなる膜厚1nmのトンネルバリア層3b1、CoFeからなる膜厚2nmの磁化固着層(ピン層)3a1、IrMnからなる膜厚10nmの反強磁性層3d1、Taからなる膜厚30nmのコンタクト層5が順次形成された構成となっている。

[0041]

なお、本発明の各実施形態においては、センサ層3cに用いる材料は、Co、Ni、Feのうち少なくとも1つを含む強磁性材料で、透磁率が大きいことが好ましい。より詳しくは、Ni-Fe合金、Co-Fe-Ni合金、以下の化学式で表されるアモルファス磁性材料または微結晶強磁性材料;

Co-Fe-AA, Co-Fe-AA-AA2, Fe-AA-AA2, Co-AA-AA2, Co-Mn-AA-AA2, Fe-Cu-AA-AA2

, Co-Fe-Ni-AAから選ばれる少なくとも1種の元素からなる。ここで、AA, AA2は B, Si, Ge, Zr, Nb, P, Mo, Ta, N, C, Cr, Ti, Al, W, V, 希土類を表す。なお、センサ層3 c の材料はデータ記憶部4の材料と同一でもよく、また、保持力が同じかもしくは 小さいことが好ましい。

[0042]

次に、2重接合型TMR素子を用いたメモリセルの構成を図6に示す。この図6に示すメモリセルは、下部電極配線10上に、バッファ層6、反強磁性層3d2、磁化固着層3a2、トンネルバリア層3b2、センサ層3c、トンネルバリア層3b1、磁化固着層3a1、反強磁性層3d1、コンタクト層6が積層された2重接合型TMR素子が形成されている。そして、この2重接合型TMR素子3のコンタクト層6上に書き込み配線となるセルビット線2が形成され、セルビット線2の、2重接合型TMR素子3のコンタクト層5と接する面を除く3面をデータ記憶部4が被覆するとともに、このデータ記憶部4は2重接合型TMR素子3のセンサ層3cの側部まで延在しており、センサ層3cに近接して配置された構成となっている。なお、この図6においては、図5に示す2重接合型TMR素子のシード層3eは図示されていない。

[0043]

この図6に示すメモリセルにおいては、センサ層3cの側部近傍までデータ記憶部4が延在しているため、センサ層3cを厚くすることが可能となり、センス感度が向上する。また、センサ層3cに強磁性材料からなるデータ記憶部4を近づけて配置する、すなわち、センサ層3cとデータ記憶部4とのギャップ8を小さくすることにより、センサ層3とデータ記憶部4との磁気的な結合が大きくなり、センス感度が向上する。

[0044]

次に、TMR素子3とデータ記憶部4とが接触するように配置されるメモリセルの例を、図7を参照して説明する。図7(a)はトップセンサ型のメモリセルであって、TMR素子としてはトップピン型TMR素子3が用いられている。図7(a)において、TMR素子3のセンサ層3cが書き込み配線となるセルビット線2に接するとともにセルビット線2を被覆するデータ記憶部4にも接するよ

うに形成されている。そして、このセンサ層 3 c 上にトンネルバリア層 3 b を介して磁化固着層(ピン層) 3 a が形成されている。なお、図 7 (b) に示すように、センサ層 3 は、強磁性材料が 2 層以上積層された、例えば、強磁性材料からなる層 3 c 1 および層 3 c 2 が積層された積層構造であっても良い。

[0045]

この積層において、センサ層 3 c あるいはセンサ層 3 c 2 がデータ記憶部 4 と 同一材料の場合、あたかもデータ記憶部が配線 2 を取り囲んでいるような配置と なり、この構造を環流型記憶部と呼ぶ。このように、センサ層 3 c と書き込み配線 2 が直接接する構造においては、書き込み配線 2 から生じた磁場がほとんど外 へ漏れないため、小さな電流でのデータ書き込みが可能となる。

[0046]

なお、図7(a)、(b)に示すメモリセルは、トップセンサ型のメモリセルであったが、図7のメモリセルを180度回転して上と下を逆にしたボトムセンサ型であっても良い。このボトムセンサ型メモリセルにおいては、TMR素子としてボトムピン型TMR素子が用いられる。

[0047]

次に、磁気センサ3とデータ記憶部4とが直接に接続されないが磁気結合されるメモリセルの構成を図8に示す。図8はトップセンサ型のメモリセルであって、TMR素子としてはトップピン型TMR素子3が用いられている。図8において、書き込み配線となるセルビット線2の4面をデータ記憶部4が被覆し環流型記憶部となっており、このデータ記憶部4上に非磁性層9を介してTMR素子3のセンサ層3cが形成され、このセンサ層3c上にトンネルバリア層3bが形成され、このトンネルバリア層3b上に磁化固着層(ピン層)3aが形成されている。そしてセンサ層3cとデータ記憶部4とが非磁性層9を介して磁気結合されている。磁気結合は強磁性結合、反強磁性結合のいずれでも良い。また、非磁性層9は金属でも絶縁膜でも良い。

[0048]

非磁性層 9 として金属材料を用いる場合は、Ru、Cu、Au、Ag、Ir、Cr、Re、Nb、Pd、Pt等層間磁気結合を生じる材料が好ましい。非磁性層 9 として絶縁膜を用

いる場合は、 $0.3 \text{ nm} \sim 5 \text{ nm}$ 程度の厚さでトンネルバリアとなっており、界面の凹凸により、ネール結合を生じる。

[0049]

このようなセンサ層3cと書き込み配線2とが磁気結合したメモリセルにおいては、書き込み配線2から生じた磁場がほとんど外へ漏れないため、小さな電流でのデータ書き込みが可能である。

[0050]

なお、図8に示すメモリセルは、トップセンサ型のメモリセルであったが、図8のメモリセルを180度回転して上と下を逆にしたボトムセンサ型であっても良い。このボトムセンサ型メモリセルにおいては、TMR素子としてボトムピン型TMR素子が用いられる。

[0051]

(第1実施形態)

次に、第1実施形態による磁気メモリの構成を、図9乃至図11を参照して説明する。この第1実施形態による磁気メモリは複数のメモリセルを有している。各メモリセルの構成を示す断面図を図9(a)に示し、図9(a)に示す切断線A-Aで切断した断面図を図9(b)に示す。また、第1実施形態による磁気メモリのメモリセルアレイの構成を図10に示す。

[0052]

各メモリセル1は、図9(a)、(b)に示すように、書き込み配線となるセルビット線2と、TMR素子からなる磁気センサ3と、データ記憶部4と、読み出し選択トランジスタ17と、書き込み選択トランジスタ19とを備えている。

[0053]

セルビット線2は、共用ビット線BLから枝分かれしてTMR素子3と電気的に接続される第1配線部2aと、この第1配線部2aに接続され接続プラグ7を介して書き込み選択トランジスタ19のソースおよびドレインの一方に接続される第2配線部2bとを有している。第1配線部2aは、共用ビット線BLとほぼ平行な部分を有している。第2配線部2bは図示しない絶縁膜を介してTMR素子3の側部に沿って設けられる。

[0054]

TMR素子3は、セルビット線2の第1配線部2aにコンタクト層5を介して電気的に接続されるセンサ層3cと、このセンサ層3cに接するトンネルバリア層3bと、このトンネルバリア層3bに接する磁化固着層3aとを備えている。この磁化固着層3aは引き出し電極10、および接続プラグ12を介して読み出し選択トランジスタのソースおよびドレインの一方に接続される。なお、図9においては、TMR素子3は、接続プラグ12の位置と異なる位置に設けられているが、接続プラグ12の真上に設けても良い。

[0055]

データ記憶部4は、第1配線部2aのTMR素子3が接する面を除く3面を被 覆するように形成されている。

[0056]

読み出し選択トランジスタ17は、ソースおよびドレインの他方が接続プラグ18を介して接地電源に接続され、ゲートが読み出し選択ワード線RWLを兼ねている。また、書き込み選択トランジスタ19は、ソースおよびドレインの他方が、書き込み電流を流す際に用いられる共通ソース線20に接続され、ゲートが書き込み選択ワード線WWLを兼ねている。

[0057]

次に、本実施形態による磁気メモリの書き込み動作および読み出し動作を、図 10を参照して説明する。ロウが i(i=1, \cdot \cdot \cdot)番目で書き込み選択ワード線WWL i および読み出し選択ワード線RWL i に接続され、カラムが i (i=1, \cdot \cdot \cdot)番目で共用ビット線BL i に接続されたメモリセル i が選択された場合を考える。上記選択されたメモリセル i にビットデータを書き込む場合を説明する。ロウが i 番目でカラムが i 番目のメモリセル i を選択するアドレスがロウデコーダ i も i が i 番目のメモリセル i を選択するアドレスがロウデコーダ i も i も i も i も i の i を i も i の i を i も i の i を i も i の i を i を i の i を i の i を i の i を i の i を i の i を i の i を i の i を i の i を i の i を i の i を i の i を i の i の i を i の i を i の i の i を i の

F状態となっている。また、ロウ選択トランジスタ32 $_1$ もOFF状態となっている。そして、ロウ選択トランジスタ31 $_1$ がONすることにより電位Vbが書き込み選択トランジスタ19のゲートに印加され、書き込み選択トランジスタ19がONする。すると、書き込み電流は共用ビット線BL $_1$ から、選択されたメモリセル1のセルビット線2に流れる。このとき、共用ビット線BL $_1$ に接続されているが選択されない他のメモリセルの書き込み選択トランジスタ19はOFF状態であるので、上記選択されない他のメモリセルのセルビット線2には書き込み電流は流れない。選択されたメモリセル1のセルビット線2に流れる書き込み電流によって誘導された電流磁場によってデータ記憶部4の磁化が反転し、データが書き込まれる。

[0058]

次に、書き込み電流の流し方について説明する。本実施形態では、共用ビット 線BLからセルビット線2に分岐して書き込み電流を流す。この書き込み電流を 流すための書き込み電流駆動回路46の概略の構成を図11に示す。図11では 2組のドライバ72a、72bとシンカー74a、74bが設けられている。各 メモリセルの書き込み選択トランジスタ19には、2方向の電流が流れる。共通 ソース線20の電位を「L」レベル(例えば0V)にするか「H」レベル(例えば 1. 5 V) にするかによって電流方向が変わる。例えば、カラムが j (= 1, ・ ・・)番目のメモリセル1のデータ記憶部4にデータ"1"を書き込む場合には 、カラム選択信号 $CSL1_j$ の電位を「H」レベルにし、カラム選択信号CSL0 ; の電位を「L」レベルにする。すると、ドライバ72 a とシンカー74 b が ONし、ドライバ72bとシンカー74aがOFF状態となるため、書き込み電 流は電流源Vwb1からドライバ72a、共用ビット線BL、セルビット線2、 書き込み選択トランジスタ19、共通ソース線20、およびシンカー74bを流 れる。カラムが j (= 1, ・・・) 番目のメモリセル 1 にデータ " 0 " を書き込 む場合には、カラム選択信号 $CSLO_j$ の電位を「H」レベルにし、カラム選択 信号 $CSL1_j$ の電位を「L」レベルにする。すると、ドライバ72bとシンカ ー74aがONし、ドライバ72aとシンカー74bがOFF状態となるため、 書き込み電流は電流源Vwb0からドライバ72b、共通ソース線20、書き込 み選択トランジスタ19、セルビット線2、共用ビット線BL、およびシンカー74aを流れる。したがって、データ"1"とデータ"0"を書き込む場合とでは、セルビット線2に流れる電流の向きが反対となる。

[0059]

なお、書き込み電流を流すためには、一般に、ドライバーシンカー対が2対必要となるが、本実施形態においては、図10に示すように、共通ソース線20は共用ビット線BLが接続されている書き込み電流駆動回路46に接続されているので、ドライバーシンカー対を兼用することができる。

[0060]

書き込み電流がそれほど大きくなく、共用ビット線BLの両端の電圧差がそれほど大きくなければ、各メモリセル1の書き込み選択トランジスタ19はNチャネルMOSFETが一つで済む。電流が大きい場合は、各メモリセルにPチャンネルMOSFETとNチャネルMOSFETを設ける場合もあるが、高密度メモリを実現するには各セルに書き込み選択トランジスタ19は一つが望ましい。

[0061]

次に、再び図2に戻り、選択されたメモリセルからビットデータを読み出す場合を説明する。ロウがi番目でカラムがj番目のメモリセル1を選択するアドレスがロウデコーダ41およびカラムデコーダ45に入力される。すると、ロウデコーダ41によってロウ選択トランジスタ32iがONされて読み出し選択ワード線RWLiが選択されるとともにカラムデコーダ45によって書き込み電流駆動回路46が制御されて共用ビット線BLj電流が流れる。このとき、カラムデコーダ45によってカラム選択トランジスタ37jがONされる。なお、ロウ選択トランジスタ31iはOFF状態となっている。このとき、ロウ選択トランジスタ32iがON状態となっているので、選択されたメモリセル1の読み出し選択トランジスタ17もON状態となり、上記電流は共用ビット線BLjからセルビット線2、TMR素子3、および読み出し選択トランジスタ17を流れる。これにより、共用ビット線BLjの電位はTMR素子3の抵抗に応じた値となる。この電位がカラム選択トランジスタ37jを介してセンスアンプ62に送られ、基準電位VREFと比較されることにより、データ記憶部4に記憶されたデータ

が読み出される。

[0062]

以上説明したように、本実施形態によれば、セルビット線2から発生した磁場が有効にデータ記憶部4に掛かるため、スイッチング電流が小さい。また、メモリセルのデータ記憶部4にデータを書き込むための書き込み配線はセルビット線2のみである。このため、ビット線とワード線の両方に書き込み電流を流すことが必要である従来の磁気メモリに比べて、書き込み電流を少なくすることが可能となり、消費電力を低減することができる。またメモリセル毎に個別書き込みが可能となるのでスイッチング特性のばらつきの影響が小さくなる。そしてデータ記憶部4の体積を大きく形状異方性も大きくすることが可能となるためデータ保持状態が安定する。

[0063]

(第2実施形態)

次に、本発明の第2実施形態による磁気メモリを、図12を参照して説明する。図12は、第2実施形態による磁気メモリのメモリセル1の構成を示す断面図である。この第2実施形態による磁気メモリは、図9に示す第1実施形態による磁気メモリの各メモリセル1に、引き出し電極10の下部に絶縁膜(図示せず)を介してセンスアシスト線21を設けた構成となっている。そして、データ書き込み時にセンスアシスト線21に電流を流し、TMR素子3の磁化困難軸方向に磁場を発生させる。この磁場により、TMR素子3のセンサ層の磁化容易軸方向のスイッチング磁場が小さくなり第1実施形態の場合よりもセンス感度を向上させることができる。

$[0\ 0\ 6\ 4]$

この第2実施形態も第1実施形態と同様に、メモリセル毎に個別書き込みが可能となるのでスイッチング特性のばらつきの影響が小さくなる。またデータ記憶部4の体積を大きく形状異方性も大きくすることが可能となるためデータ保持状態が安定する。

[0065]

(第3実施形態)

次に、本発明の第3実施形態による磁気メモリを、図13を参照して説明する。図13は、第3実施形態による磁気メモリのメモリセル1の構成を示す断面図である。この第3実施形態による磁気メモリは、図9に示す第1実施形態による磁気メモリの各メモリセル1に、データ記憶部4の上部に絶縁膜(図示せず)を介してライトアシスト線22を設けた構成となっている。このライトアシスト線22は、セルビット線2の第1配線部2aとほぼ直交するように設置されている。

[0066]

このように構成された第3実施形態において、データ書き込み時にライトアシスト線22に電流を流し、データ記憶部4の磁化の向きに直交する方向に磁場を発生させる。この磁場により、データ記憶部4の磁化反転をアシストすることにより、セルビット線2に流す書き込み電流を低減することができる。

[0067]

この第3実施形態も第1実施形態と同様に、メモリセル毎に個別書き込みが可能となるのでスイッチング特性のばらつきの影響が小さくなる。またデータ記憶部4の体積を大きく形状異方性も大きくすることが可能となるためデータ保持状態が安定する。

[0068]

(第4実施形態)

次に、本発明の第4実施形態による磁気メモリを、図14を参照して説明する。図14は、第4実施形態による磁気メモリのメモリセル1の構成を示す断面図である。この第4実施形態による磁気メモリは、図9に示す第1実施形態による磁気メモリの各メモリセル1において、読み出し選択トランジスタ17を削除し、代わりに読み出しワード線RWLを設けた構成となっている。すなわち、本実施形態による磁気メモリは、読み出しに選択トランジスタを用いない単純マトリックスクロスポイント型である。

[0069]

このように構成された本実施形態による磁気メモリにおいて、選択されるメモリセルに書き込みを行う場合は、この選択されるメモリセル1に接続する共用ビ

ット線BLと、当該メモリセルを選択する書き込みワード線WWLをONにする。すると、セルビット線2に書き込み電流が流れ、第1配線2aの外周方向に発生した磁場によりデータ記憶部4の磁化が反転する。読み出しは、選択されるメモリセルに接続する共用ビット線BLと、当該メモリセルを選択する読み出しワード線RWLをONにし、選択されるメモリセル1のTMR素子3に流れる電流により、すなわち共用ビット線BLの電位によりデータ記憶部4に記憶されたデータを読み出す。

[0070]

この第4実施形態も第1実施形態と同様に、メモリセル毎に個別書き込みが可能となるのでスイッチング特性のばらつきの影響が小さくなる。またデータ記憶部4の体積を大きく形状異方性も大きくすることが可能となるためデータ保持状態が安定する。

[0071]

(第5実施形態)

次に、本発明の第5実施形態による磁気メモリを、図15(a)、(b)、(c)を参照して説明する。図15(a)は、第5実施形態による磁気メモリのメモリセル1の構成を示す断面図である。この第5実施形態による磁気メモリは、図14に示す第4実施形態による磁気メモリの各メモリセル1のセルビット線2に、第2配線部2bと接続プラグ7との間に第3配線部2cを設けるとともに、この第3配線部2cを被覆する第2データ記憶部4aを設けた構成となっている。そして、第3配線部2cは、読み出しワード線RWLの下側に絶縁膜を介して配置された構成となっている。すなわち、2つのデータ記憶部4,4aが同一セルビット線2上でかつ上下に並ぶように設けられており、その間にTMR素子3が設置されている。また、第3配線部2cも共用ビット線BLとほぼ平行な部分を有している。

[0072]

このように構成された本実施形態においては、図15 (b)、(c)に示すように、上下2つのデータ記憶部4、4aから発生する磁場の向きはTMR素子3の近傍では同じになるため、センス感度が向上する。なお、図15 (b)、(c

-)は、図15(a)に示す切断線A-Aで切断した断面図であって、図15(b)
-) は、データ記憶部 4、 4 a にデータ "0" を書き込む場合を示し、図 1 5 (c
-)は、データ記憶部4、4aにデータ"1"を書き込む場合を示す。

[0073]

この第5実施形態も第4実施形態と同様に、メモリセル毎に個別書き込みが可能となるのでスイッチング特性のばらつきの影響が小さくなる。またデータ記憶部4、4aの体積を大きく形状異方性も大きくすることが可能となるためデータ保持状態が安定する。

[0074]

なお、この第5実施形態においては、磁気抵抗効果素子3は、第1配線部2a に電気的に接続されるように設けられたが、第1配線部2aに電気的に接続され ず、第3配線部2cに電気的に接続されるように設けても良い。

[0075]

(第6実施形態)

次に、本発明の第6実施形態による磁気メモリを、図16(a)、(b)、(c)を参照して説明する。図16(a)は、第6実施形態による磁気メモリのメモリセル1の構成を示す断面図である。この第6実施形態による磁気メモリは、複数のメモリセル1を有し、各メモリセル1は、書き込み配線となるセルビット線2、51と、TMR素子からなる磁気センサ3Aと、データ記憶部4、4aと、書き込み選択トランジスタ19、54とを備えている。

[0076]

セルビット線2は、共用ビット線BLから枝分かれしてTMR素子3Aと電気的に接続される第1配線部2aと、この第1配線部2aに接続され接続プラグ7を介して書き込み選択トランジスタ19のソースおよびドレインの一方に接続される第2配線部2bとを有している。第1配線部2aは、共用ビット線BLとほぼ平行な部分を有している。第2配線部2bは図示しない絶縁膜を介してTMR素子3の側部に沿って設けられる。

[0077]

TMR素子3Aは、セルビット線2の第1配線部2aにコンタクト層5を介し

て電気的に接続されるセンサ層3cと、このセンサ層3cに接するトンネルバリア層3bと、このトンネルバリア層3bに接する磁化固着層(基準層)3aとを備えている。そしてセンサ層3cと磁化固着層3aの磁化容易軸が直交するように形成されている。これにより、TMR素子3Aに印加される外部磁場HとTMR素子3Aの抵抗値Rが図16(c)に示すように、線形の関係となる。なお、磁化固着層3aは読み出しワード線RWLに接続される。

[0078]

セルビット線51は、共用ビット線BL1から枝分かれして読み出しワード線の下部に図示しない絶縁膜を介して形成され、接続プラグ52を介して書き込み選択トランジスタ54のソースおよびドレインの一方に接続される配線部51aを有している。配線部51aは、共用ビット線BL1とほぼ平行な部分を有している。

[0079]

データ記憶部4は、図16(b)に示すように、第1配線部2aのTMR素子3が接する面を除く3面を被覆するように形成されている。また、データ記憶部4aは、配線部51aの、読み出しワード線RWLに対向する面を除く3面を被覆するように形成されている。

[0080]

書き込み選択トランジスタ19は、ソースおよびドレインの他方が、書き込み電流を流す際に用いられる共通ソース線20に接続され、ゲートが書き込み選択ワード線WWLを兼ねている。また、書き込み選択トランジスタ54は、ソースおよびドレインの他方が、書き込み電流を流す際に用いられる共通ソース線55に接続され、ゲートが書き込み選択ワード線WWL1を兼ねている。

[0081]

このように構成された本実施形態による磁気メモリにおいては、TMR素子3 Aの上下にデータ記憶部4、4 aが設けられ、それぞれ独立にデータ書き込みができるようになっている。TMR素子3 Aのセンサ層3 cの、2つのデータ記憶部4、4 aからの距離が異なるため、センサ層3 c近傍での磁場の強さが、2つのデータ記憶部4、4 aの磁化の向きの組み合わせにより4通りある。このため 、TMR素子3Aの出力が4値となる(図16(c)参照)。

[0082]

この第6実施形態による磁気メモリにおいては、メモリセル毎に個別書き込みが可能となるのでスイッチング特性のばらつきの影響が小さくなる。またデータ記憶部4、4aの体積を大きく形状異方性も大きくすることが可能となるためデータ保持状態が安定する。

[0083]

(第7実施形態)

次に、本発明の第7実施形態による磁気メモリを、図17(a)、(b)を参照して説明する。図17(a)は、第7実施形態による磁気メモリのメモリセル1の構成を示す断面図である。図17(b)は図17(a)に示す切断線A-Aで切断したときの断面図である。この第7実施形態による磁気メモリは、複数のメモリセル1を有し、各メモリセル1は、書き込み配線となるセルビット線2と、TMR素子からなる磁気センサ31、32と、データ記憶部4と、書き込み選択トランジスタ19とを備えている。

[0084]

セルビット線2は、共用ビット線BLから枝分かれした第1配線部2aと、この第1配線部2aに接続され接続プラグ7を介して書き込み選択トランジスタ19のソースおよびドレインの一方に接続される第2配線部2bとを有している。第1配線部2aは、共用ビット線BLとほぼ平行な部分を有している。第2配線部2bは図示しない絶縁膜を介してTMR素子3の側部に沿って設けられる。

[0085]

データ記憶部4は、図17(b)に示すように、第1配線部2aの周囲を完全に被覆するように形成されており、このデータ記憶部4は環流型の磁気回路を構成する環流型記憶部である。

[0086]

TMR素子3₁は、第1配線部2_a上のデータ記憶部4に図示しないコンタクト層を介して電気的に接続され、データ記憶部4とコンタクト層を介して強磁性結合したセンサ層3_c1と、このセンサ層3_c1に接するトンネルバリア層3_b

1と、このトンネルバリア層3b1に接する磁化固着層3a1と、この磁化固着層3a1に接する反強磁性層3d1を備えている。なお、反強磁性層3d1は読み出しワード線RWL1に接続される。

[0087]

TMR素子32は、第1配線部2a下のデータ記憶部4に図示しないコンタクト層を介して電気的に接続され、データ記憶部4とコンタクト層を介して強磁性結合したセンサ層3c2と、このセンサ層3c2に接するトンネルバリア層3b2と、このトンネルバリア層3b2に接する磁化固着層3a2と、この磁化固着層3a2に接する反強磁性層3d2を備えている。なお、反強磁性層3d2は読み出しワード線RWL2に接続される。

[0088]

書き込み選択トランジスタ19は、ソースおよびドレインの他方が、書き込み 電流を流す際に用いられる共通ソース線20に接続され、ゲートが書き込み選択 ワード線WWLを兼ねている。

[0089]

このように構成された本実施形態による磁気メモリにおいて、データ記憶部 4 の上下にTMR素子 3_1 、 3_2 が設置され、それぞれのTMR素子 3_1 、 3_2 が感じる磁場の向きは、常に互いに反対となる。それぞれのTMR素子 3_1 、 3_2 からの出力を差動アンプ 6_1 5 によって読み出すことにより出力が 2_1 倍になる。

[0090]

この第7実施形態による磁気メモリにおいては、メモリセル毎に個別書き込みが可能となるのでスイッチング特性のばらつきの影響が小さくなる。またデータ記憶部4の体積を大きく形状異方性も大きくすることが可能となるためデータ保持状態が安定する。

[0091]

(第8実施形態)

次に、本発明の第8実施形態による磁気メモリを、図18(a)、(b)を参照して説明する。図18(a)は、第7実施形態による磁気メモリのメモリセル 1の構成を示す断面図である。図18(b)は図18(a)に示す切断線A-A で切断したときの断面図である。この第8実施形態による磁気メモリは、複数のメモリセル1を有し、各メモリセル1は、書き込み配線となるセルビット線2と、TMR素子からなる磁気センサ31、32と、データ記憶部41、42と、書き込み選択トランジスタ19とを備えている。

[0092]

セルビット線2は、共用ビット線BLから枝分かれしてTMR素子3₁と電気的に接続される第1配線部2aと、この第1配線部2aに接続され図示しない絶縁膜を介してTMR素子3₁の側部に沿って形成された第2配線部2bと、この第2配線部2bに一端が接続され他端が接続プラグ7を介して書き込み選択トランジスタ19のソースおよびドレインの一方に接続される第3配線部2cとを有している。第1配線部2aは、共用ビット線BLとほぼ平行な部分を有している。また、第3配線部2cも共用ビット線BLとほぼ平行な部分を有している。

[0093]

TMR素子3₁は、第1配線部2a下に設けられ、この第1配線部2aにコンタクト層5₁を介して電気的に接続されるセンサ層3c1と、このセンサ層3c 1に接するトンネルバリア層3b1と、このトンネルバリア層3b1に接する磁化固着層3a1と、この磁化固着層3a1に接する反強磁性層3d1を備えている。なお、反強磁性層3d1は読み出しワード線RWL1に接続される。

[0094]

TMR素子32は、第3配線部2c下に設けられ、この第3配線部2cにコンタクト層52を介して電気的に接続されるセンサ層3c2と、このセンサ層3c2に接するトンネルバリア層3b2と、このトンネルバリア層3b2に接する磁化固着層3a2と、この磁化固着層3a2に接する反強磁性層3d2を備えている。なお、反強磁性層3d2は読み出しワード線RWL2に接続される。

[0095]

データ記憶部4₁は、図18(b)に示すように、TMR素子3₁のコンタクト層5₁と接する面を除く3面を被覆するとともに、センサ層3 c 1まで延在するように形成されている。データ記憶部4₂は、図18(b)に示すように、TMR素子3₂のコンタクト層5₂と接する面を除く3面を被覆するとともに、セ

ンサ層3 c 2 まで延在するように形成されている。

[0096]

書き込み選択トランジスタ19は、ソースおよびドレインの他方が、書き込み 電流を流す際に用いられる共通ソース線20に接続され、ゲートが書き込み選択 ワード線WWLを兼ねている。

[0097]

このように構成された本実施形態による磁気メモリにおいて、データ記憶部 4 1、4 2 が同一セルビット線 2 上に 2 つ設けられており、それぞれの磁化の向きは互いに反対向きとなるように配置されている。 2 つのデータ記憶部 4 1、4 2 は、同一層にあっても上下にあってもかまわないが、上下に並ぶ方が高密度化できる。それぞれのデータ記憶部 4 1、4 2 に対応した磁気センサ 3 1、3 2 が存在し、それぞれからの出力を差動アンプ 6 5 で読み出すことにより出力が 2 倍になる。

[0098]

この第8実施形態による磁気メモリにおいては、メモリセル毎に個別書き込みが可能となるのでスイッチング特性のばらつきの影響が小さくなる。またデータ記憶部4の体積を大きく形状異方性も大きくすることが可能となるためデータ保持状態が安定する。

[0099]

(第9実施形態)

次に、本発明の第9実施形態による磁気メモリを、図19(a)、(b)を参照して説明する。図19(a)は、第9実施形態による磁気メモリのメモリセル1の構成を示す断面図である。図19(b)は図19(a)に示す切断線A-Aで切断したときの断面図である。この第9実施形態による磁気メモリは、複数のメモリセル1を有し、各メモリセル1は、書き込み配線となるセルビット線2と、TMR素子からなる磁気センサ31、32と、データ記憶部4と、書き込み選択トランジスタ19とを備えている。

[0100]

セルビット線2は、共用ビット線BLから枝分かれした第1配線部2aと、こ

の第1配線部2aに接続され接続プラグ7を介して書き込み選択トランジスタ19のソースおよびドレインの一方に接続される第2配線部2bとを有している。第1配線部2aは、共用ビット線BLとほぼ平行な部分を有している。第2配線部2bは図示しない絶縁膜を介してTMR素子3の側部に沿って設けられる。

[0101]

データ記憶部4は、図19(b)に示すように、第1配線部2aの周囲を完全に被覆するように形成されており、このデータ記憶部4は環流型の磁気回路を構成する環流型記憶部である。

[0102]

TMR素子3₁は、第1配線部2 a上のデータ記憶部4に接するセンサ層3 c 1と、このセンサ層3 c 1に接するトンネルバリア層3 b 1と、このトンネルバリア層3 b 1に接する磁化固着層3 a 1と、この磁化固着層3 a 1に接する反強磁性層3 d 1を備えている。なお、反強磁性層3 d 1は読み出しビット線RBLに接続される。磁化固着層3 a 1は、非磁性層を挟んで2 つの強磁性層が積層されたシンセティック構造となっている。

[0103]

TMR素子32は、第1配線部2a下のデータ記憶部4に接するセンサ層3c2と、このセンサ層3c2に接するトンネルバリア層3b2と、このトンネルバリア層3b2に接する磁化固着層3a2と、この磁化固着層3a2に接する反強磁性層3d2を備えている。なお、反強磁性層3d2は読み出しワード線RWLに接続される。磁化固着層3a2は単層の強磁性層から構成される。したがって、TMR素子31とTMR素子32は環流型磁化自由層となるデータ記憶部4を介して接続された2重接合のTMR素子を構成する。

[0104]

書き込み選択トランジスタ19は、ソースおよびドレインの他方が、書き込み 電流を流す際に用いられる共通ソース線20に接続され、ゲートが書き込み選択 ワード線WWLを兼ねている。

[0105]

このように構成された本実施形態による磁気メモリにおいて、選択されたメモ

リセルのデータ記憶部4へのデータの書き込みは、書き込み選択ワード線WWLをONし、セルビット線2に書き込み電流を流すことにより、データ記憶部4にデータを書き込む。データ記憶部4からデータの読み出しは、読み出しビット線RBLと読み出しワード線RWLとの間の、環流磁化自由層を有する2重接合のTMR素子に電流を流し、この2重接合を有するTMR素子の抵抗に応じた電位差を検出することにより行う。

[0106]

なお、本実施形態においては、TMR素子31の磁化固着層 3a1は、非磁性層を挟んで 2つの強磁性層が積層されたシンセティック構造で、TMR素子32の磁化固着層 3a2は単層の強磁性層であったが、TMR素子32の磁化固着層 3a2をシンセティック構造でTMR素子31の磁化固着層 3a1を単層の強磁性層としても良い。

[0107]

この第9実施形態による磁気メモリにおいては、メモリセル毎に個別書き込みが可能となるのでスイッチング特性のばらつきの影響が小さくなる。またデータ記憶部4の体積を大きく形状異方性も大きくすることが可能となるためデータ保持状態が安定する。

[0108]

(第10実施形態)

次に、本発明の第10実施形態による磁気メモリを、図20(a)、(b)を参照して説明する。図20(a)は、第10実施形態による磁気メモリのメモリセル1の構成を示す断面図である。図20(b)は図20(a)に示す切断線A-Aで切断したときの断面図である。この第10実施形態による磁気メモリは、図19に示す第9実施形態の磁気メモリにおいて、TMR素子32の反強磁性層3d2がバッファ層6を介して読み出しワード線RWLに接続され、この読み出しワード線RWLは読み出しビット線RBLとほぼ直交するように配置された構成となっている。

[0109]

このように構成された本実施形態による磁気メモリのメモリセルへのデータの

書き込みおよびメモリセルからのデータの読み出しは第9実施形態の場合と同様 にして行う。

[0110]

この第10実施形態による磁気メモリにおいては、メモリセル毎に個別書き込みが可能となるのでスイッチング特性のばらつきの影響が小さくなる。またデータ記憶部4の体積を大きく形状異方性も大きくすることが可能となるためデータ保持状態が安定する。

[0111]

なお、第1乃至第10実施形態においては、磁気抵抗効果素子としてTMR素子を用いた場合を説明したが、本発明はこれに限定されるものではなく、巨大磁気抵抗効果を有する巨大磁気抵抗効果素子等の磁気センサを用いても良い。

[0112]

(第11実施形態)

次に、本発明の第11実施形態による磁気メモリの製造方法を説明する。この 第11実施形態による製造方法は、図15に示す第5実施形態による磁気メモリ を製造するものであり、以下、図15を参照して説明する。

[0113]

まず、p型シリコン基板を用意する。次に、書き込み選択トランジスタ19としてNチャンネルMOSFETを通常のCMOSプロセスで形成する。このとき、ゲート電極はそのまま書き込み選択ワード線WWLとして働くよう形成する。ドレインとソース上に電極7を形成し、共通ソース線20を配線する。

$[0\ 1\ 1\ 4]$

次に、絶縁層(図示せず)を形成する。その後、第3配線部2cを形成する。 第3配線部6cに用いる材料は、Al、Al-Cu、Cu、Ag等が考えられる が、ここではダマシン法で形成したCuが用いられている。第3配線部2cには 強磁性体であるNiFeからなるデータ記憶部4aが被覆された配線となってい る。なお、データ記憶部4aにはバリアメタルとしてNiFeの外側にTiN、 NiFeとCuの間にはCoFeが挿入されている。

[0115]

次に、図示しない絶縁膜を形成し、その上に読み出しワード線RWLを形成し、更に図示しない絶縁膜を被覆し、この絶縁膜を、読み出しワード線RWLが露出するように平坦化する。次に、TMR積層膜3を堆積する。このTMR積層膜3は、ワード線RWL上に、膜厚20nmのTaからなる下部配線接続層、膜厚5nmのRuからなるバッファ層、膜厚6nmのIrMnからなる反強磁性層、膜厚2nmのCog0Fe10からなる磁化固着層、膜厚1nmのAl2O3からなるトンネルバリア層、膜厚3nmのNi7gFe21からなる磁化自由層、膜厚2nmのTaからなる表面保護層、膜厚20nmのRuからなる表面保護層、下aからなる上部接続層を順次積層することによって得られる。

[0116]

次に、上部接続層のTaをハードマスクとして用いて、TMR積層膜3を所定の形状にエッチング、例えば0.24×0.48 μ m²の長方形にし、TMR素子3を形成する。その後、層間絶縁膜(図示せず)を堆積する。TMR素子3の横に、垂直方向のセルビット線2bを形成するための直方体のビアホールを上記層間絶縁膜に形成する。続いてこのビアホールをWで埋め込み、セルビット線2bを形成する。

[0117]

次に、TMR素子3の上部接続層とコンタクトが取れるよう上記層間絶縁膜をエッチングする。共用ビット線BLおよびセルビット線2aを形成するためにAlからなる金属膜を、TMR素子3の上部接続層と接続するように、また垂直方向のセルビット線2bと接続するように堆積する。続いて、共用ビット線BLおよびセルビット線を形成するようにAlからなる金属膜をエッチングする。平面配置で見ると、各TMR素子3の間に共用ビット線BLを配置し、そこから分岐したセルビット線2が各TMR素子3の直上を通るよう配置する。

[0118]

次に、セルビット線2aの最上層と側面を強磁性体であるNiFe膜で被覆し、データ記憶部4が形成された配線とする。なお、NiFeからなるデータ記憶部4とセルビット線2aとの間にはバリアメタルとしてCoFe膜が挿入されている。また、バリアメタルとしては、CoFeの代わりにTa、TiN、TaN

、W、WNなども使い得る。なお、データ記憶部4の上にTiNからなるバリアメタルを形成しても良い。

[0119]

データ記憶部4を形成した後、図示しない保護層を堆積する。続いて、磁場中でアニールし、TMR素子3と、データ記憶部4,4 a に一括して同じ方向に一軸磁気異方性を付与する。アニール条件は、例えば、300℃で1時間、10k O e の磁場中で行う。最後に全てのセルビット線にデータ"0"または"1"を書き込むための書き込み電流を流し、磁化状態を初期化する。

[0120]

【発明の効果】

以上、述べたように、本発明によれば、メモリセルの記憶状態が安定で消費電力が少ないものとすることができる。

【図面の簡単な説明】

【図1】

本発明の各実施形態による磁気メモリに用いられるメモリセルの基本的な構成 および動作を示す断面図。

【図2】

本発明の各実施形態による磁気メモリに用いられるメモリセルの構成を示す断 面図。

【図3】

ボトムピン型のTMR素子の構成を示す断面図。

【図4】

トップピン型のTMR素子の構成を示す断面図。

【図5】

2 重接合型 TMR素子の構成を示す断面図。

【図6】

2 重接合型 TMR素子を用いた本発明の一実施形態による磁気メモリのメモリセルの構成を示す断面図。

【図7】

磁気センサとデータ記憶部とが接触するように配置された、本発明の一実施形態による磁気メモリのメモリセルの構成を示す断面図。

【図8】

磁気センサとデータ記憶部とが磁気結合される、本発明の一実施形態による磁 気メモリのメモリセルの構成を示す断面図。

【図9】

本発明の第1実施形態による磁気メモリのメモリセルの構成を示す断面図。

【図10】

第1実施形態による磁気メモリのメモリセルアレイの構成を示す配線図。

【図11】

書き込み電流駆動回路の一具体例の構成を説明する図。

【図12】

本発明の第2実施形態による磁気メモリのメモリセルの構成を示す断面図。

【図13】

本発明の第3実施形態による磁気メモリのメモリセルの構成を示す断面図。

【図14】

本発明の第4実施形態による磁気メモリのメモリセルの構成を示す断面図。

【図15】

本発明の第5実施形態による磁気メモリのメモリセルの構成を示す断面図。

【図16】

本発明の第6実施形態による磁気メモリのメモリセルの構成を示す図。

【図17】

本発明の第7実施形態による磁気メモリのメモリセルの構成を示す断面図。

【図18】

本発明の第8実施形態による磁気メモリのメモリセルの構成を示す断面図。

【図19】

本発明の第9実施形態による磁気メモリのメモリセルの構成を示す断面図。

【図20】

本発明の第10実施形態による磁気メモリのメモリセルの構成を示す断面図。

【図21】


従来のメモリセルの構成を示す断面図。

【符号の説明】


- 1 メモリセル
- 2 セルビット線(書き込み配線)
- 2 a 第1配線部
- 2 b 第2配線部
- 2 c 第3配線部
- 3 磁気センサ (TMR素子)
- 3 a 磁化固着層
- 3 b トンネルバリア層
- 3 c 磁化自由層 (センサ層)
- 3 d 反強磁性層
- 4 データ記憶部
- 5 コンタクト層
- 6 バッファ層
- 7 接続プラグ
- 8 ギャップ
- 10 引き出し電極
- 12 接続プラグ
- 17 読み出し選択トランジスタ
 - 18 接続プラグ
 - 19 書き込み選択トランジスタ
 - 20 共通ソース線

【書類名】 図面


【図1】




[図2]




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】







【図10】




【図11】




【図12】




【図13】




【図14】





【図15】







【図16】







【図17】







【図18】







【図19】







【図20】





【図21】





【書類名】 要約書

【要約】

【課題】 メモリセルの記憶状態を安定なものとする。

【解決手段】 少なくとも1つの書き込み配線2と、書き込み配線の外周の少なくとも一部に設けられ、書き込み配線に電流を流すことにより磁化方向が反転可能な強磁性体からなる少なくとも1つのデータ記憶部4と、データ記憶部近傍に設置され、データ記憶部の磁化の向きを感知する磁気抵抗効果素子3とを有するメモリセルを備えている。

【選択図】 図1

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 [変更理由]

世田」 住 所 氏 名 2001年 7月 2日 休眠亦更

住所変更

東京都港区芝浦一丁目1番1号

株式会社東芝